PATENT APPLICATION

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re the Application of:

KURITA

Group Art Unit: UNKNOWN

Application No.: New Application

Examiner: UNKNOWN

Filed: Concurrently Herewith

Attorney Dkt. No.: 108075-00111

For: SEMICONDUCTOR DEVICE AND METHOD FOR CONTROLLING

SEMICONDUCTOR DEVICE

CLAIM FOR PRIORITY

Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Date: July 14, 2003

Sir:

The benefit of the filing dates of the following prior foreign application(s) in the following foreign country is hereby requested for the above-identified patent application and the priority provided in 35 U.S.C. §119 is hereby claimed:

Japanese Patent Application No. 2002-231647 filed on August 8, 2002

In support of this claim, certified copy of said original foreign application is filed herewith.

It is requested that the file of this application be marked to indicate that the requirements of 35 U.S.C. §119 have been fulfilled and that the Patent and Trademark Office kindly acknowledge receipt of these/this document.

Please charge any fee deficiency or credit any overpayment with respect to this paper to Deposit Account No. 01-2300.

Respectfully submitted.

Charles M. Marmelstein Registration No. 25,895

Customer No. 004372 ARENT FOX KINTNER PLOTKIN & KAHN, PLLC 1050 Connecticut Avenue, N.W., Suite 400 Washington, D.C. 20036-5339

Tel: (202) 857-6000 Fax: (202) 638-4810

CMM/jch

日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2002年 8月 8日

出 願 番 号

Application Number:

特願2002-231647

[ST.10/C]:

Ņ

[JP2002-231647]

出 願 人 Applicant(s):

富士通株式会社

2002年11月29日

特 許 庁 長 官 Commissioner, Japan Patent Office



特2002-231647

【書類名】 特許願

【整理番号】 0240905

【提出日】 平成14年 8月 8日

【あて先】 特許庁長官殿

【国際特許分類】 G11C 11/406

【発明の名称】 半導体装置及びその制御方法

【請求項の数】 10

【発明者】

【住所又は居所】 愛知県春日井市高蔵寺町二丁目1844番2 富士通ヴ

ィエルエスアイ株式会社内

【氏名】 栗田 裕司

【特許出願人】

【識別番号】 000005223

【氏名又は名称】 富士通株式会社

【代理人】

【識別番号】 100068755

【弁理士】

【氏名又は名称】 恩田 博宣

【選任した代理人】

【識別番号】 100105957

【弁理士】

【氏名又は名称】 恩田 誠

【手数料の表示】

【予納台帳番号】 002956

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

【物件名】 図面 1

【物件名】 要約書 1

【包括委任状番号】 9909792

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 半導体装置及びその制御方法

【特許請求の範囲】

【請求項1】 複数のモードを有し、各モードに従い動作する半導体装置に おいて、

前記モードを設定する設定情報を記憶するための回路であって、該設定情報と その記憶の有無を示す判定信号とを出力するモード設定用の複数のヒューズ回路 と、

前記複数のヒューズ回路からの判定信号に基づき設定される優先順位に応じた ヒューズ回路の設定情報を選択的に出力するヒューズ情報選択回路と、

前記設定情報を無効化するための無効化信号を出力する無効化用のヒューズ回 路と

を備え、前記無効化信号に基づいて、前記ヒューズ情報選択回路から出力される 設定情報を無効とするようにしたことを特徴とする半導体装置。

【請求項2】 複数のモードを有し、各モードに従い動作する半導体装置に おいて、

前記モードを設定する設定情報を記憶するための回路であって、該設定情報と その記憶の有無を示す判定信号とを出力するモード設定用の複数のヒューズ回路 と、

前記複数のヒューズ回路からの判定信号に基づいて、前記各ヒューズ回路の設 定情報の優先順位を設定するための選択信号を出力する優先順位設定回路と、

前記優先順位設定回路からの選択信号に基づいて、前記優先順位に応じたヒューズ回路の設定情報を選択的に出力するヒューズ情報選択回路と、

前記設定情報を無効化するための無効化信号と、前記優先順位を変更するための変更信号とを出力する無効化用のヒューズ回路と

を備え、前記変更信号に基づいて、前記ヒューズ情報選択回路から出力される設定情報を変更し、前記無効化信号に基づいて、前記ヒューズ情報選択回路から出力される設定情報を無効とするようにしたことを特徴とする半導体装置。

【請求項3】 前記無効化信号に基づいて、前記設定情報に応じたモード設

定を無効とし、外部から入力されるモード設定信号に応じたモード設定を有効と するよう制御される切り替え回路と

を備えたことを特徴とする請求項1又は2に記載の半導体装置。

【請求項4】 前記モード設定用の各ヒューズ回路は、前記設定情報を記憶するための設定用ヒューズ素子と、前記設定用ヒューズ素子が切断されているか否かを判定するための判定用ヒューズ素子とを備えることを特徴とする請求項1 又は2に記載の半導体装置。

【請求項5】 前記判定用ヒューズ素子の切断状態に応じて前記モード設定用の各ヒューズ回路から出力される判定信号と、前記無効化用のヒューズ回路から出力される無効化信号とが入力され、前記判定信号及び無効化信号に基づいて選択信号を出力するヒューズ設定判定回路と、

前記ヒューズ設定判定回路からの選択信号により、前記設定情報に応じたモード設定を無効とし、外部から入力されるモード設定信号に応じたモード設定を有効とするよう制御される切り替え回路とを備えることを特徴とする請求項4に記載の半導体装置。

【請求項6】 データを記憶するためのメモリコアを備え、該メモリコアに ついて部分的にリフレッシュを行うパーシャルリフレッシュを実施するものであ り、

前記設定情報は、パーシャルリフレッシュにおける容量を確定する情報を含む ことを特徴とする請求項1又は2に記載の半導体装置。

【請求項7】 データを記憶するためのメモリコアを備え、該メモリコアに ついて部分的にリフレッシュを行うパーシャルリフレッシュを実施するものであ り、

前記設定情報は、パーシャルリフレッシュにおけるアドレス領域を確定する情報を含むことを特徴とする請求項1又は2に記載の半導体装置。

【請求項8】 ヒューズ素子を切断することによりモードの設定情報を記憶するモード設定用の複数のヒューズ回路と、当該各ヒューズ回路の設定情報を無効化する無効化用のヒューズ回路とを備えた半導体装置の制御方法であって、

前記モード設定用の各ヒューズ回路におけるヒューズ素子が未切断である状態

において、外部入力によるモード設定信号に応じたモード設定を有効とするステップと、

前記モード設定用の第1ヒューズ回路におけるヒューズ素子が切断された状態 において、前記外部入力によるモード設定信号に応じたモード設定を無効とし、 前記第1ヒューズ回路でのヒューズ素子の切断による設定情報に応じたモード設 定を有効とするステップと、

前記モード設定用の第2ヒューズ回路におけるヒューズ素子が切断された状態 において、前記第1ヒューズ回路の設定情報に応じたモード設定を無効とし、前 記第2ヒューズ回路でのヒューズ素子の切断による設定情報に応じたモード設定 を有効とするステップと、

前記無効化用のヒューズ回路におけるヒューズ素子が切断された状態において、前記第1または第2ヒューズ回路の設定情報に応じたモード設定を無効とし、前記外部入力によるモード設定信号に応じたモード設定を有効とするステップとを備えたことを特徴とする半導体装置の制御方法。

【請求項9】 ヒューズ素子を切断することによりモードの設定情報を記憶するモード設定用の複数のヒューズ回路と、当該各ヒューズ回路の設定情報を無効化する無効化用のヒューズ回路とを備えた半導体装置の制御方法であって、

前記モード設定用の各ヒューズ回路におけるヒューズ素子が未切断である状態 において、外部入力によるモード設定信号に応じたモード設定を有効とするステップと、

前記モード設定用の第1ヒューズ回路におけるヒューズ素子が切断された状態において、前記外部入力によるモード設定信号に応じたモード設定を無効とし、前記第1ヒューズ回路でのヒューズ素子の切断による設定情報に応じたモード設定を有効とするステップと、

前記モード設定用の第2ヒューズ回路におけるヒューズ素子が切断された状態において、前記第1ヒューズ回路の設定情報に応じたモード設定を無効とし、前記第2ヒューズ回路でのヒューズ素子の切断による設定情報に応じたモード設定を有効とするステップと、

前記モード設定用の第3ヒューズ回路におけるヒューズ素子が切断された状態

において、前記第1または第2ヒューズ回路の設定情報に応じたモード設定を無効とし、前記第3ヒューズ回路でのヒューズ素子の切断による設定情報に応じたモード設定を有効とするステップとを備え、

前記第2ヒューズ回路の設定情報に応じたモード設定を有効とするステップも しくは第3ヒューズ回路の設定情報に応じたモード設定を有効とするステップに おいて、前記無効化用のヒューズ回路におけるヒューズ素子が切断されたとき、 前記モード設定用の各ヒューズ回路のうちで有効とする設定情報を変更すること を特徴とする半導体装置の制御方法。

【請求項10】 前記モード設定の各ヒューズ回路は、前記設定情報を記憶するための複数の設定用ヒューズ素子と、前記複数の設定用ヒューズ素子が切断されているか否かを判定するための判定用ヒューズ素子と備え、前記モード設定用の各ヒューズ回路における判定用ヒューズ素子の切断状態に基づいて、各ヒューズ回路における設定情報の優先順位が設定されることを特徴とする請求項8又は9に記載の半導体装置の制御方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、複数のモードのうちの所定のモードを設定し、該設定モードに従い 動作する半導体装置及びその制御方法に関するものである。

[0002]

近年、半導体装置では、同一バルクで複数の動作仕様(モード)をサポートするよう構成されている。具体的には、ヒューズ素子などの不可逆性素子によって所定の動作仕様を設定し、該設定モードに従い動作する半導体装置が実用化されている。同半導体装置は、ユーザの要望に応じてヒューズ素子を切断することでモード設定のための情報が記憶された後に出荷される。ヒューズ素子により記憶された情報は二度と消すことができない。そのため、ヒューズ素子により所定のモードに設定した製品は、別のモード設定を望むユーザに対して出荷することができず、製品在庫が発生する要因となっていた。このことから、ヒューズ素子に

より所定のモードに設定した後において、モードの再設定を可能とした半導体装置が望まれている。

[0003]

【従来の技術】

従来、DRAMにおいて、メモリセルの一部をリフレッシュするパーシャルリフレッシュモードや複数のパワーダウンモード(低消費電力モード)を有するものが実用化されている。

[0004]

同DRAMでは、プログラム動作により外部端子を介してモード設定信号が入力され、該設定信号によりパーシャルリフレッシュの領域や、パワーダウンの方法などを設定するようにしている。図9には、プログラム動作によりモードの設定を行う従来のDRAMの概略構成を示している。

[0005]

図9に示されるように、プログラムモード信号/PEを入力するための外部端子51及びアドレスコード (アドレス信号) Addを入力するための外部端子52がプログラム回路53に接続されている。プログラム回路53は、プログラムモード信号/PEの立ち上がり時にアドレスコードAddを取り込む。コードデコーダ54はそのアドレスコードAddに応じてリフレッシュする領域を決定し、領域選択信号をメイン回路55に出力する。メイン回路55は、データを記憶するためのメモリコア55a等を含み、同メイン回路55は、領域選択信号に基づいてメモリコア55aにおける所定領域を選択して該領域のリフレッシュを行う。

[0006]

上記のように、プログラム動作による設定は、通常動作で使用する端子と異なる外部端子を用いる必要がある。そのため、上記DRAM51を使用するシステムでは、そのプログラム動作のための専用回路が必要となり回路構成が複雑となる。また、システムで用いるコントローラによっては、前記プログラム動作を制御できない場合がある。さらに、モード設定のためのプログラム動作は、通常動作とは異なる動作であり、領域変更を必要としない場合にも通常動作の前に実施

する必要あるので、該プログラム動作に基づく余分な処理時間がかかってしまう

[0007]

以上のような問題を回避するために、DRAM内にヒューズ回路を設け、同ヒューズ回路に記憶される情報によってモードを設定するようにした方法が知られている。

[0008]

図10には、ヒューズ回路57の情報によりモード設定を行う従来のDRAMの概略構成を示している。同図に示されるように、ヒューズ回路57は複数のヒューズ素子57aを有し、各ヒューズ素子57aの切断状態に応じて記憶された設定情報がコードデコーダ54に入力される。コードデコーダ54はその設定情報に応じてリフレッシュする領域を決定し、領域選択信号をメイン回路55に出力する。この領域選択信号により、メモリコア55aの所定領域が選択され該領域のリフレッシュが行われる。

[0009]

【発明が解決しようとする課題】

ところが、図10のDRAMにおいて、ヒューズ回路57を用いて一度モードの設定をすると、その設定モードを変更することができない。そのため、特定のユーザの要求に応じてモードを固定した製品が余ってしまう場合、その製品を別のモードでの動作を必要とするユーザのために出荷することができず、不要な在庫を抱えてしまうといった問題が生じる。

[0010]

本発明は上記問題点を解決するためになされたものであって、その目的は、ヒューズ回路を用いてモードの設定をした後において、モードの再設定を行うことができる半導体装置及びその制御方法を提供することにある。

[0011]

【課題を解決するための手段】

上記目的を達成するため、請求項1に記載の発明によれば、モード設定用のヒューズ回路を複数備える。各ヒューズ回路には、モードを設定するための設定情

報が記憶され、該ヒューズ回路から設定情報とその記憶の有無を示す判定信号が 出力される。ヒューズ情報選択回路にはモード設定用の各ヒューズ回路からの判 定信号が入力され、ヒューズ情報選択回路において、判定信号に基づき設定され る優先順位に応じてヒューズ回路の設定情報が選択的に出力される。この場合、 所定のヒューズ回路の設定情報でモードを設定した後において、該ヒューズ回路 よりも優先順位の高いモード設定用のヒューズ回路の設定情報によりモードの再 設定が可能となる。また、無効化用のヒューズ回路から無効化信号が出力され、 その無効化信号に基づいて、ヒューズ情報選択回路から出力される設定情報が無 効とされる。これにより、初期状態のモードへの再設定が可能になる。

[0012]

請求項2に記載の発明によれば、モード設定用のヒューズ回路を複数備える。各ヒューズ回路には、モードを設定するための設定情報が記憶され、該ヒューズ回路から設定情報とその記憶の有無を示す判定信号が出力される。優先順位設定回路において、各ヒューズ回路からの判定信号に基づいて、前記各ヒューズ回路の設定情報の優先順位を設定するための選択信号が出力される。ヒューズ情報選択回路において、優先順位設定回路からの選択信号に基づいて、前記優先順位に応じたヒューズ回路の設定情報が選択的に出力される。この場合、所定のヒューズ回路の設定情報でモードを設定した後において、該ヒューズ回路よりも優先順位の高いモード設定用のヒューズ回路の設定情報によりモードの再設定が可能となる。また、無効化用のヒューズ回路から設定情報を無効化するための無効化信号と優先順位を変更するための変更信号が出力される。この変更信号により前記ヒューズ情報選択回路から出力される設定情報が変更され、モードの再設定が可能となる。また、無効化信号によりヒューズ情報選択回路から出力される設定情報が無効とされる。これにより、初期状態のモードへの再設定が可能になる。

[0013]

請求項3に記載の発明によれば、無効化信号に基づいて切り替え回路が制御されることで、モード設定用ヒューズ回路の設定情報に応じたモード設定が無効とされ、外部から入力されるモード設定信号に応じたモード設定が有効とされる。

[0014]

請求項4に記載の発明によれば、モード設定用の各ヒューズ回路は、設定用ヒューズ素子と判定用ヒューズ素子を備える。設定用ヒューズ素子により、モードを設定するための設定情報が記憶される。また、判定用ヒューズ素子により、各ヒューズ回路に設定情報が記憶されているか否かを判定することが可能となる。

[0015]

請求項5に記載の発明によれば、ヒューズ設定判定回路には、判定用ヒューズ素子の切断状態に応じてモード設定用の各ヒューズ回路から出力される判定信号と、無効化用のヒューズ回路から出力される無効化信号とが入力される。判定信号及び無効化信号に基づいてヒューズ設定判定回路から選択信号が出力される。この選択信号により切り替え回路が制御されることで、モード設定用ヒューズ回路の設定情報に応じたモード設定が無効とされ、外部から入力されるモード設定信号に応じたモード設定が有効とされる。

[0016]

請求項6及び請求項7に記載の発明では、データを記憶するためのメモリコアを備える半導体装置において、該メモリコアについて部分的にリフレッシュを行うパーシャルリフレッシュが実施される。請求項6に記載の発明によれば、パーシャルリフレッシュの容量がモード設定用ヒューズ回路の設定情報により確定される。また、請求項7に記載の発明によれば、パーシャルリフレッシュにおけるアドレス領域がモード設定用ヒューズ回路の設定情報により確定される。

[0017]

請求項8に記載の発明によれば、モード設定用の各ヒューズ回路におけるヒューズ素子が未切断である状態では、外部入力によるモード設定信号に応じたモード設定が有効とされる。そして、モード設定用の第1ヒューズ回路におけるヒューズ素子が切断された状態では、外部入力によるモード設定信号に応じたモード設定が無効とされ、第1ヒューズ回路でのヒューズ素子の切断による設定情報に応じたモード設定が有効とされる。また、モード設定用の第2ヒューズ回路におけるヒューズ素子が切断された状態では、第1ヒューズ回路の設定情報に応じたモード設定が無効とされ、第2ヒューズ回路でのヒューズ素子の切断による設定情報に応じたモード設定が有効とされる。さらに、無効化用のヒューズ回路のヒ

ューズ素子が切断された状態では、第1または第2ヒューズ回路の設定情報に応じたモード設定が無効とされ、外部入力によるモード設定信号に応じたモード設定が有効とされる。

[0018]

請求項9に記載の発明によれば、モード設定用の各ヒューズ回路におけるヒュ ーズ素子が未切断である状態では、外部入力によるモード設定信号に応じたモー ド設定が有効とされる。そして、モード設定用の第1ヒューズ回路におけるヒュ ーズ素子が切断された状態では、外部入力によるモード設定信号に応じたモード 設定が無効とされ、第1ヒューズ回路でのヒューズ素子の切断による設定情報に 応じたモード設定が有効とされる。また、モード設定用の第2ヒューズ回路にお けるヒューズ素子が切断された状態では、第1ヒューズ回路の設定情報に応じた モード設定が無効とされ、第2ヒューズ回路でのヒューズ素子の切断による設定 情報に応じたモード設定が有効とされる。さらに、モード設定用の第3ヒューズ 回路におけるヒューズ素子が切断された状態では、第1または第2ヒューズ回路 の設定情報に応じたモード設定が無効とされ、第3ヒューズ回路でのヒューズ素 子の切断による設定情報に応じたモード設定が有効とされる。第2ヒューズ回路 の設定情報に応じたモード設定を有効とするステップもしくは第3ヒューズ回路 の設定情報に応じたモード設定を有効とするステップにおいて、無効化用のヒュ ーズ回路におけるヒューズ素子が切断されたとき、モード設定用の各ヒューズ回 路のうちで有効とする設定情報が変更される。

[0019]

請求項10に記載の発明によれば、モード設定の各ヒューズ回路は、設定情報を記憶するための複数の設定用ヒューズ素子と、該複数の設定用ヒューズ素子が切断されているか否かを判定するための判定用ヒューズ素子とを備える。判定用ヒューズ素子の切断状態に基づいて、各ヒューズ回路における設定情報の優先順位が設定される。

[0020]

【発明の実施の形態】

(第1実施形態)

以下、本発明を具体化した第1実施形態を図面に従って説明する。

[0021]

図1に示すように、半導体装置10は、コード入力回路11、モード設定用の第1及び第2ヒューズ回路12,13、情報無効化用のヒューズ回路14、ヒューズ情報選択回路15、ヒューズ設定判定回路16、コード入力選択回路17、デコード回路18、メイン回路19を備える。

[0022]

コード入力回路 1 1 には外部端子 2 1 が接続されている。コード入力回路 1 1 は、図示しないコントローラのプログラム動作によって外部端子 2 1 から入力されるコードを読み取り、該コードをコード入力選択回路 1 7 に出力する。

[0023]

モード設定用の第1及び第2ヒューズ回路12,13は、ヒューズ素子の切断によってモードを設定するためのコード(ヒューズ情報)を記憶しており、該コードをヒューズ情報選択回路15に出力する。

[0024]

ヒューズ情報選択回路15は、各ヒューズ回路12,13のうちの一方を選択して、その選択したヒューズ回路のヒューズ情報をコード入力選択回路17に伝達する。具体的には、第1ヒューズ回路12のヒューズ素子が切断され、第1ヒューズ回路12にヒューズ情報が記憶された状態では、その第1ヒューズ回路12のヒューズ情報がヒューズ情報選択回路15を介してコード入力選択回路17に出力される。また、第2ヒューズ回路13のヒューズ素子が切断され、第2ヒューズ回路13にヒューズ情報が記憶された状態では、ヒューズ情報選択回路15において第2ヒューズ回路13のヒューズ情報が優先的に選択されてコード入力選択回路17に出力される。

[0025]

ヒューズ設定判定回路16は、第1及び第2ヒューズ回路12,13に記憶されたヒューズ情報を使用するか否かの判定を行う。すなわち、ヒューズ設定判定回路16は、第1及び第2ヒューズ回路12,13における複数のヒューズ素子のうちどのヒューズ素子も切断されていない場合、外部端子21から入力された

コードを使用するよう選択信号を出力する。また、ヒューズ設定判定回路16は、前記第1及び第2ヒューズ回路12,13のいずれかのヒューズ素子が切断されている場合、ヒューズ回路12,13のコードを使用するよう選択信号を出力する。さらに、ヒューズ設定判定回路16は、情報無効化用のヒューズ回路14のヒューズ素子が切断されていた場合、外部端子21から入力されたコードを使用するよう選択信号を出力する。

[0026]

切り替え回路としてのコード入力選択回路17は、ヒューズ設定判定回路16からの選択信号により、外部端子21から入力されたコードとモード設定用の第 1または第2ヒューズ回路12,13に記憶されたコードとのうちのいずれかを 出力するよう制御される。

[0027]

デコード回路18は、コード入力選択回路17を介して入力されるコードに基づいて、モードの状態信号を生成してメイン回路19に出力する。メイン回路19は、該状態信号に応じたモードで動作する。

[0028]

図2は、本実施形態の具体的構成を示す回路図である。本実施形態の半導体装置10は、メモリセルの一部をリフレッシュするパーシャルリフレッシュ機能を備えたDRAMであり、例えば64Mビットの記憶容量を有する。DRAM10は、64Mビットの記憶領域のうち32Mビット又は16Mビットをリフレッシュ領域として設定することができるよう構成されている。

[0029]

以下、DRAM10の構成について詳述する。図2に示すように、コード入力回路としてのプログラム回路11には、プログラムモード信号/PEを入力するためのプログラム専用端子21aと、アドレスコードAdd(アドレス信号A1~A3)を入力するためのアドレス端子21b,21c,21dとが接続されている。なお、プログラムモード信号/PEは負論理の信号である。

[0030]

プログラム回路11では、外部コントローラの専用の処理サイクル(例えば、

モードレジスタのセットを行う処理サイクル)におけるプログラム動作によりプログラム専用端子21aから入力されるプログラムモード信号/PEに応答してアドレスコードAddを取り込む。つまり、プログラム回路11は、図3に示すように、プログラムモード信号/PEの立ち下がりでアドレスコードAddの入力を活性化し、同モード信号/PEの立ち上がりでアドレスコードAddをラッチする。そして、プログラム回路11は、そのアドレスコードAddを出力する。このアドレスコードAdd(アドレス信号A1~A3)によって、図4に示すようにリフレッシュ領域が設定される。

[0031]

すなわち、アドレス信号A1=H、アドレス信号A2=L、アドレス信号A3=Lである場合、32Mビットの上位アドレスがリフレッシュ領域となる。また、アドレス信号A1=L、アドレス信号A2=H、アドレス信号A3=Lである場合、16Mビットの上位アドレスがリフレッシュ領域となる。同様に、アドレス信号A1=H、アドレス信号A2=L、アドレス信号A3=Hである場合、32Mビットの下位アドレスがリフレッシュ領域となり、アドレス信号A1=L、アドレス信号A2=H、アドレス信号A3=Hである場合、16Mビットの下位アドレスがリフレッシュ領域となり、16Mビットの下位アドレスがリフレッシュ領域となる。なお、「H」及び「L」は、各信号A1~A3のレベルが論理ハイレベル及び論理ローレベルであることを示すものである

[0032]

図2に示すように、第1及び第2ヒューズ回路12,13は、判定用のヒューズ素子Fjとコード記憶用のヒューズ素子Fc1~Fc3とを含む。各ヒューズ回路12,13において、ヒューズ素子Fc1~Fc3を切断することにより、リフレッシュ領域を設定するためのコード(ヒューズ情報)Cd1,Cd2が記憶される。ヒューズ素子Fc1~Fc3を切断してコードを記憶する場合、そのコード記憶とともに判定用のヒューズ素子Fjが切断される。つまり、ヒューズ素子Fjは各ヒューズ回路12,13におけるコード記憶の有無を判定するために設けられている。

[0033]

第1ヒューズ回路12は、判定用のヒューズ素子FJの切断状態に応じた判定信号J1をヒューズ設定判定回路16に出力し、コード記憶用の各ヒューズ素子Fc1~Fc3の切断状態に応じたコードCd1をヒューズ情報選択回路15に出力する。第2ヒューズ回路13は、判定用のヒューズ素子FJの切断状態に応じた判定信号J2をヒューズ設定判定回路16に出力し、コード記憶用の各ヒューズ素子Fc1~Fc3の切断状態に応じたコードcd2をヒューズ情報選択回路15に出力する。各コードCd1,Cd2は、ヒューズ素子Fc1の切断状態に基づき出力される第1信号C1と、ヒューズ素子Fc2の切断状態に基づき出力される第3信号C2と、ヒューズ素子Fc2の切断状態に基づき出力される第3信号C3とからなる。各信号J1,J2,C1~C3は、ヒューズ素子Fj,Fc1~Fc3が切断されていない場合にはLレベルであり、ヒューズ素子Fj,Fc1~Fc3が切断されている場合にはLレベルである。

[0034]

第1及び第2ヒューズ回路12,13に記憶されたコード(ヒューズ情報)Cd1,Cd2は、リフレッシュ領域を設定するための設定情報としての役割を果たす。

[0035]

図5には、各ヒューズ素子Fc1~Fc3の切断状態に応じて設定されるリフレッシュ領域を示している。すなわち、ヒューズ素子Fc1=切断、ヒューズ素子Fc2=未切断、ヒューズ素子Fc3=未切断である場合、32Mビットの上位アドレスがリフレッシュ領域となる。また、ヒューズ素子Fc1=未切断、ヒューズ素子Fc2=切断、ヒューズ素子Fc3=未切断である場合、16Mビットの上位アドレスがリフレッシュ領域となる。同様に、ヒューズ素子Fc1=切断、ヒューズ素子Fc2=未切断、ヒューズ素子Fc3=切断である場合、32Mビットの下位アドレスがリフレッシュ領域となる。また、ヒューズ素子Fc1=未切断、ヒューズ素子Fc2=切断、ヒューズ素子Fc3=切断である場合、16Mビットの下位アドレスがリフレッシュ領域となる。

[0036]

図2に示すように、無効化用のヒューズ回路14は、ヒューズ素子Fiを備え

、該ヒューズ素子Fiの切断状態に応じた無効化信号Igをヒューズ設定判定回路16に出力する。この無効化信号Igは、ヒューズ素子Fiが切断されていない場合にはLレベルであり、ヒューズ素子Fiが切断された場合にはHレベルである。なお、ヒューズ回路12,13,14における各ヒューズ素子としては、レーザブローヒューズ、電気的溶断ヒューズ、絶縁膜破壊型ヒューズ等の不可逆型記憶素子が用いられる。

[0037]

ヒューズ設定判定回路16は、オア回路23とインバータ回路24,25,26とノア回路27とを備え、第1及び第2ヒューズ回路12,13からの判定信号J1,J2と無効化用のヒューズ回路14からの無効化信号Igとに基づいて選択信号Sを生成してコード入力選択回路17に出力する。

[0038]

ヒューズ設定判定回路 1 6 において、オア回路 2 3 の第 1 入力端子には、第 1 ヒューズ回路 1 2 からの判定信号 J 1 が入力され、オア回路 2 3 の第 2 入力端子には、第 2 ヒューズ回路 1 3 からの判定信号 J 2 が入力される。オア回路 2 3 の出力信号は、インバータ回路 2 4 を介してノア回路 2 7 の第 1 入力端子に入力され、該ノア回路 2 7 の第 2 入力端子に無効化用ヒューズ回路 1 4 からの無効化信号 I g が入力される。ノア回路 2 7 の出力信号が直列接続されたインバータ回路 2 5, 2 6 を介して選択信号 S として出力される。

[0039]

ヒューズ情報選択回路15は、PMOSトランジスタとNMOSトランジスタとからなるトランスファーゲートTG1, TG2を備える。トランスファーゲートTG1の入力端子は第1ヒューズ回路12に接続され、トランスファーゲートTG2の入力端子は第2ヒューズ回路13に接続されている。また、各トランスファーゲートTG1, TG2の出力端子はコード入力選択回路17に接続されている。トランスファーゲートTG1のPMOSトランジスタのゲートとトランスファーゲートTG2のNMOSトランジスタのゲートは互いに接続され、それらゲートには、第2ヒューズ回路13からの判定信号J2が入力される。トランスファーゲートTG1のNMOSトランジスタのゲートとトランスファーゲートT

G2のPMOSトランジスタのゲートは互いに接続され、それらゲートには、判 定信号J2がインバータ回路28を介して反転入力される。

[0040]

ヒューズ情報選択回路 1 5 では、第 2 ヒューズ回路 1 3 から出力される判定信号 J 2 に応じてトランスファーゲート T G 1 、 T G 2 が相補的にオン・オフ制御される。判定信号 J 2 が L レベルである場合、トランスファーゲート T G 1 がオンすることにより、第 1 ヒューズ回路 1 2 に記憶されているヒューズ情報 C d 1 がトランスファーゲート T G 1 を介してコード入力選択回路 1 7 に伝達される。一方、判定信号 J 2 が H レベルである場合、トランスファーゲート T G 2 が オンすることにより、第 2 ヒューズ回路 1 3 に記憶されているヒューズ情報 C d 2 がトランスファーゲート T G 2 を介してコード入力選択回路 1 7 に伝達される。

[0041]

このようにヒューズ情報選択回路15を構成することにより、第1及び第2ヒューズ回路12,13のヒューズ素子Fjが切断され各ヒューズ回路12,13にヒューズ情報が記憶されている場合には、第2ヒューズ回路13のヒューズ情報Cd2が優先的にコード入力選択回路17に伝達される。

[0042]

コード入力選択回路17は、PMOSトランジスタとNMOSトランジスタとからなるトランスファーゲートTG11, TG12を備える。トランスファーゲートTG11の入力端子はプログラム回路11に接続され、トランスファーゲートTG12の入力端子はヒューズ情報選択回路15に接続されている。また、各トランスファーゲートTG11, TG12の出力端子はデコード回路18に接続されている。トランスファーゲートTG11のPMOSトランジスタのゲートとトランスファーゲートTG12のNMOSトランジスタのゲートは互いに接続され、それらゲートには、ヒューズ設定判定回路16からの選択信号Sが入力される。トランスファーゲートTG11のNMOSトランジスタのゲートとトランスファーゲートTG12のPMOSトランジスタのゲートは互いに接続され、それらゲートには、選択信号Sがインバータ回路29を介して反転入力される。

[0043]

コード入力選択回路17では、ヒューズ設定判定回路16から出力される選択信号Sに応じてトランスファーゲートTG11, TG12が相補的にオン・オフ制御される。選択信号SがLレベルである場合、トランスファーゲートTG11がオンすることにより、プログラム回路11からのアドレスコードAddが該トランスファーゲートTG11を介してデコード回路18に伝達される。一方、選択信号SがHレベルである場合、トランスファーゲートTG12がオンすることにより、ヒューズ情報選択回路15からのコードCd1またはCd2が該トランスファーゲートTG12を介してデコード回路18に伝達される。

[0044]

デコード回路18は、コード入力選択回路17からのコード(アドレスコード AddまたはコードCd1, Cd2)に基づいてパーシャルリフレッシュのためのモードを判定し、該モードの状態信号を生成してメイン回路19に出力する。この状態信号は、リフレッシュ領域の設定信号であり、パーシャルリフレッシュの容量を32Mビット又は16Mビットに設定するための信号やパーシャルリフレッシュのアドレス領域を上位又は下位アドレスに設定するための信号を含む。

[0045]

メイン回路 1 9 は、メモリセル、ローデコーダ、コラムデコーダ、センスアンプからなるメモリコア 1 9 a 等を備える。メイン回路 1 9 は、デコード回路 1 8 からの状態信号に基づいて、メモリコア 1 9 a における所定領域のメモリセルをリフレッシュする。

[0046]

次に、本実施形態のDRAM10の作用を説明する。

先ず、第1及び第2ヒューズ回路12,13のいずれにもモード設定のためのコード(ヒューズ情報)が記憶されていない場合について説明する。この場合、判定用ヒューズ素子Fjと無効化用ヒューズ回路14のヒューズ素子Fiとがいずれも未切断となっている。従って、第1及び第2ヒューズ回路12,13から出力される判定信号J1,J2はLレベルとなり、無効化用ヒューズ回路14から出力される無効化信号IgはLレベルとなるため、ヒューズ設定判定回路16はLレベルの選択信号Sを出力する。その選択信号Sにより、コード入力選択回

路17において、トランスファーゲートTG11がオンし、トランスファーゲートTG12がオフする。これにより、プログラム回路11とデコード回路18とがコード入力選択回路17のトランスファーゲートTG11を介して接続される

[0047]

この状態で、図示しないコントローラのプログラム動作によって、図3のように、プログラムモード信号/PE及びアドレスコードAddがプログラム回路11に入力される。そのアドレスコードAddがプログラム回路11から出力され、該コードAddがコード入力選択回路17を介してデコード回路18に入力される。デコード回路18において、入力されたアドレスコードAddをもとにモードの状態信号が生成されて、メイン回路19において、その状態信号に応じた所定領域のメモリセルがリフレッシュされる。

[0048]

次に、第1及び第2ヒューズ回路12,13のうち第1ヒューズ回路12のみにヒューズ情報を記憶した場合について説明する。この場合、第1ヒューズ回路12の判定用ヒューズ素子Fjが切断され、第2ヒューズ回路13の判定用ヒューズ素子Fjと無効化用ヒューズ回路14のヒューズ素子Fiは切断されていない。従って、判定信号J1はHレベルとなり、判定信号J2及び無効化信号IgはLレベルとなる。Lレベルの判定信号J2により、ヒューズ情報選択回路15において、トランスファーゲートTG1がオンし、トランスファーゲートTG2がオフする。これにより、第1ヒューズ回路12とコード入力選択回路17とがヒューズ情報選択回路15のトランスファーゲートTG1を介して接続される。

[0049]

またこの場合、ヒューズ設定判定回路16にはHレベルの判定信号J1、Lレベルの判定信号J2、Lレベルの無効化信号Igが入力されることにより、該ヒューズ設定判定回路16はHレベルの選択信号Sをコード入力選択回路17に出力する。そのため、コード入力選択回路17において、トランスファーゲートTG11がオフし、トランスファーゲートTG11がオフし、トランスファーゲートTG11がオフも。これにより、ヒューズ情報選択回路15とデコード回路18とがコード入力選択回路17のトラン

スファーゲートTG12を介して接続される。

[0050]

この状態では、第1ヒューズ回路12に記憶されているコードCd1がヒューズ情報選択回路15及びコード入力選択回路17を介してデコード回路18に入力される。デコード回路18において、入力コードCd1をもとにモードの状態信号が生成されて、メイン回路19において、その状態信号に応じた所定領域のメモリセルがリフレッシュされる。

[0051]

次に、第1ヒューズ回路12に加え、第2ヒューズ回路13にヒューズ情報を記憶した場合について説明する。この場合、第1及び第2ヒューズ回路12,13の判定用ヒューズ素子Fjが切断され、無効化用ヒューズ回路14のヒューズ素子Fiは切断されていない。従って、判定信号J1,J2はHレベルとなり、無効化信号IgはLレベルとなる。Hレベルの判定信号J2により、ヒューズ情報選択回路15において、トランスファーゲートTG1がオフし、トランスファーゲートTG2がオンする。これにより、第2ヒューズ回路13とコード入力選択回路18とがヒューズ情報選択回路15のトランスファーゲートTG2を介して接続される。

[0052]

またこの場合、ヒューズ設定判定回路16にはHレベルの判定信号J1,J2 、Lレベルの無効化信号Igが入力されることにより、該ヒューズ設定判定回路 16はHレベルの選択信号Sをコード入力選択回路17に出力する。そのため、 コード入力選択回路17において、トランスファーゲートTG11がオフし、ト ランスファーゲートTG12がオンする。これにより、ヒューズ情報選択回路1 5とデコード回路18とがコード入力選択回路17のトランスファーゲートTG 12を介して接続される。

[0053]

この状態では、第2ヒューズ回路13に記憶されているコードCd2がヒューズ情報選択回路15及びコード入力選択回路17を介してデコード回路18に入力される。デコード回路18において、入力コードCd2をもとにモードの状態

信号が生成されて、メイン回路 1 9 において、その状態信号に応じた所定領域の メモリセルがリフレッシュされる。

[0054]

なお、第1及び第2ヒューズ回路12, 13のうち第2ヒューズ回路13のみ にヒューズ情報を記憶した場合についても、上記と同様の動作になる。

次に、第1及び第2ヒューズ回路12,13のヒューズ情報を無効化する場合について説明する。この場合、第1及び第2ヒューズ回路12,13の判定用ヒューズ素子Fjが切断されており、さらに無効化用ヒューズ回路14のヒューズ素子Fiが切断される。従って、判定信号J1,J2はHレベルとなり、無効化信号IgもHレベルとなる。これら信号J1,J2,Igがヒューズ設定判定回路16に入力されることにより、該ヒューズ設定判定回路16はLレベルの選択信号Sを出力する。その選択信号Sにより、コード入力選択回路17において、トランスファーゲートTG11がオンし、トランスファーゲートTG12がオフする。これにより、プログラム回路11とデコード回路18とがコード入力選択回路17のトランスファーゲートTG11を介して接続される。

[0055]

この状態では、プログラム動作によりプログラム回路11にプログラムモード 信号/PE及びアドレスコードAddが入力されることにより、コード入力選択 回路17を介してデコード回路18にアドレスコードAddが入力される。デコード回路18において、入力されたアドレスコードAddをもとにモードの状態 信号が生成されて、メイン回路19において、その状態信号に応じた所定領域のメモリセルがリフレッシュされる。

[0056]

なお、第1ヒューズ回路12と第2ヒューズ回路13とのうちの一方のみにヒューズ情報が記憶されている状態で無効化用ヒューズ回路14のヒューズ素子Fiを切断した場合についても上記と同様の動作になる。

[0057]

以上説明したように、本実施形態のDRAM10は、図6に示すステート110~ステート140の状態を取る。すなわち、第1及び第2ヒューズ回路12,

13におけるヒューズ素子Fjが未切断である場合(各ヒューズ回路12,13にヒューズ情報が記録されていない場合)、DRAM10はステート110にある。DRAM10がステート110にあるとき、プログラムモード信号/PE、アドレスコードAddをプログラム回路11に入力することによりリフレッシュ領域の設定が可能である。またこの状態では、第1及び第2ヒューズ回路12,13における各ヒューズ素子Fj,Fc1~Fc3を切断することによってもリフレッシュ領域の設定が可能である。

[0058]

ここで、第1ヒューズ回路12において、ヒューズ情報を記憶すべくヒューズ素子Fc1~Fc3のいずれかが切断され、判定用のヒューズ素子Fjが切断された場合には、DRAM10はステート110からステート120に移行する。

[0059]

DRAM10がステート120にあるときは、第1ヒューズ回路12におけるコード設定用のヒューズ素子Fc1~Fc3の切断状態(コードCd1)に応じてリフレッシュ領域が設定される。またこの状態では、プログラムモード信号/PE、アドレスコードAddをプログラム回路11に入力することによるリフレッシュ領域の設定は不要である。

【0060】

DRAM10がステート110またはステート120にあるとき、ヒューズ情報を記憶すべく第2ヒューズ回路13のヒューズ素子Fc1~Fc3のいずれかが切断され、判定用のヒューズ素子Fjが切断された場合には、DRAM10はステート130に移行する。

[0061]

DRAM10がステート130にあるときは、第2ヒューズ回路13におけるヒューズ素子 $Fc1\sim Fc3$ の切断状態(コードCd2)に応じてリフレッシュ領域が設定される。また状態では、プログラムモード信号/PE、アドレスコードAddをプログラム回路11に入力することによるリフレッシュ領域の設定は不要である。

[0062]

DRAM10がステート120またはステート130にあるとき、無効化用のヒューズ回路14のヒューズ素子Fiが切断された場合には、DRAM10はステート140に移行する。DRAM10がステート140にあるときは、プログラムモード信号/PE、アドレスコードAddをプログラム回路11に入力することによりリフレッシュ領域の設定が可能である。またこの状態では、第1及び第2ヒューズ回路12,13のヒューズ情報によるリフレッシュ領域の設定は不可能になる。

[0063]

以上記述したように、上記実施形態によれば、下記の効果を奏する。

(1) DRAM10は、第1及び第2ヒューズ回路12,13を備える。これにより、各ヒューズ回路12,13のヒューズ情報Cd1,Cd2によるモード設定(リフレッシュ領域の設定)を2回行うことができる。つまり、DRAM10は、第1ヒューズ回路12のヒューズ情報Cd1によりモードの設定をした後において、第2ヒューズ回路13のヒューズ素子Fj,Fc1~Fc3を切断することにより、ヒューズ情報Cd2に応じたモードの再設定をすることができる

[0064]

(2) 第1または第2ヒューズ回路12,13のヒューズ情報Cd1,Cd2によりモードが設定されている状態で、無効化用ヒューズ回路14のヒューズ素子Fiを切断すれば、ヒューズ情報Cd1,cd2によるモードの設定を解除することができる。またこの状態では、プログラムモード信号/PE、アドレスコードAddを入力することにより、所望のリフレッシュ領域を設定することができる。このようにすれば、例えば、第2ヒューズ回路13のヒューズ素子Fj,Fc1~Fc3を切断して出荷したDRAM10において動作異常が発生した場合、ヒューズ素子Fiを切断しヒューズ情報Cd2に応じた設定モードを解除することで、動作異常の原因解析を容易にすることができる。

[0065]

(3)第1ヒューズ回路12のヒューズ情報Cd1によりモードの設定をした 後において、第2ヒューズ回路13のヒューズ情報Cd2により、モードの再設 定をすることができることから、従来のように、不要な製品在庫を抱えてしまう といった問題が解消される。

[0066]

(第2実施形態)

次に、本発明を具体化した第2実施形態について図7を用いて説明する。図7 において、第1実施形態と同様の構成については同一の符号を付し、以下には第 1実施形態との相違点を中心に説明する。

[0067]

すなわち、本実施形態のDRAM30には、モード設定用の第3ヒューズ回路31及び優先順位設定回路32が追加されている。また、無効化用のヒューズ回路14a、ヒューズ情報選択回路15a、ヒューズ設定判定回路16aの構成が第1実施形態と異なる。なお、図示を省略しているが、DRAM30は、上記第1実施形態のDRAM10と同様に、デコード回路18と、メイン回路19とを備えている。

[0068]

詳述すると、第3ヒューズ回路31は、第1及び第2ヒューズ回路12,13と同様に、判定用のヒューズ素子Fjとコード記憶用のヒューズ素子Fc1~Fc3を 3とを含む。第3ヒューズ回路31において、ヒューズ素子Fc1~Fc3を 切断することにより、リフレッシュ領域を設定するためのコード(ヒューズ情報) Cd3が記憶される。また、第3ヒューズ回路31は、判定用のヒューズ素子 Fjの切断状態に応じた判定信号J3をヒューズ設定判定回路16aに出力し、コード記憶用の各ヒューズ素子Fc1~Fc3の切断状態に応じたコードCd3をヒューズ情報選択回路15aに出力する。

[0069]

無効化用のヒューズ回路14 a は、ヒューズ素子Fiに加えて、リターン用の第1及び第2ヒューズ素子Fr1, Fr2を備える。各ヒューズ素子Fr1, Fr2の切断状態により、ヒューズ回路12, 13, 31のヒューズ情報Cd1, Cd2, Cd3の優先順位が変更される。詳しくは、ヒューズ回路14 a は、ヒューズ素子Fiの切断状態に応じた無効化信号Igをヒューズ設定判定回路16

aに出力し、第1及び第2ヒューズ素子Fr1, Fr2の切断状態に応じた第1及び第2リターン信号R1, R2を優先順位設定回路32に出力する。リターン信号R1, R2は、ヒューズ素子Fr1, Fr2が切断されていない場合にはLレベルであり、ヒューズ素子Fr1, Fr2が切断された場合にはHレベルである。

[0070]

優先順位設定回路32は、ナンド回路34,35,36,37、インバータ回路38,39,40,41,42,43,44、ノア回路45とを備え、前記判定信号J1~J3及びリターン信号R1,R2に基づいて選択信号S1~S3を生成してヒューズ情報選択回路15aに出力する。

[0071]

詳しくは、優先順位設定回路32において、第1ヒューズ回路12からの判定信号J1はナンド回路34の第1入力端子に入力され、第2ヒューズ回路13からの判定信号J2はナンド回路35の第1入力端子に入力される。また、第3ヒューズ回路31からの判定信号J3はナンド回路36の第1入力端子に入力される。無効化用ヒューズ回路14aからの第1リターン信号R1は、インバータ回路38を介してナンド回路35の第2入力端子に入力されるとともにノア回路45の第1入力端子に入力される。無効化用ヒューズ回路14aからの第2リターン信号R2はノア回路45の第2入力端子に入力され、該ノア回路45の出力信号はナンド回路36の第2入力端子に入力される。

[0072]

ナンド回路35の出力信号は、インバータ回路39,40を介してナンド回路34の第2入力端子に入力され、ナンド回路36の出力信号は、インバータ回路41,42を介してナンド回路34の第3入力端子に入力される。また、ナンド回路35の出力信号は、インバータ回路39を介してナンド回路37の第1入力端子に入力され、ナンド回路36の出力信号は、インバータ回路41,43を介してナンド回路37の第2入力端子に入力される。そして、ナンド回路34から選択信号S1が出力され、ナンド回路37から選択信号S2が出力される。さらに、ナンド回路36の出力信号がインバータ回路41,44を介して選択信号S

3として出力される。

[0073]

ヒューズ情報選択回路15aは、PMOSトランジスタとNMOSトランジスタとからなるトランスファーゲートTG1, TG2, TG3とインバータ回路46,47,48とを備える。トランスファーゲートTG1の入力端子は第1ヒューズ回路12に接続され、トランスファーゲートTG2の入力端子は第2ヒューズ回路13に接続され、トランスファーゲートTG3の入力端子は第3ヒューズ回路31に接続されている。また、各トランスファーゲートTG1, TG2, TG3の出力端子はコード入力選択回路17に接続されている。

[0074]

トランスファーゲートTG1において、PMOSトランジスタのゲートには優先順位設定回路32からの選択信号S1が入力され、NMOSトランジスタのゲートには選択信号S1がインバータ回路46を介して反転入力される。トランスファーゲートTG2において、PMOSトランジスタのゲートには選択信号S2が入力され、NMOSトランジスタのゲートには選択信号S2がインバータ回路47を介して反転入力される。トランスファーゲートTG3において、PMOSトランジスタのゲートには選択信号S3が入力され、NMOSトランジスタのゲートには選択信号S3がインバータ回路48を介して反転入力される。

[0075]

ヒューズ情報選択回路15aは、優先順位設定回路32からの選択信号S1~S3に基づいて、トランスファーゲートTG1, TG2, TG3のうちのいずれか1つが選択的にオンするよう制御される。ここで、選択信号S1がLレベル、選択信号S2,S3がHレベルである場合に、トランスファーゲートTG1のみがオンすることにより、第1ヒューズ回路12に記憶されているヒューズ情報Cd1がトランスファーゲートTG1を介してコード入力選択回路17に伝達される。また、選択信号S2がLレベル、選択信号S1,S3がHレベルである場合に、トランスファーゲートTG2のみがオンすることにより、第2ヒューズ回路13に記憶されているヒューズ情報Cd2がトランスファーゲートTG2を介してコード入力選択回路17に伝達される。さらに、選択信号S3がLレベル、選

択信号S1,S2がHレベルである場合に、トランスファーゲートTG3のみがオンすることにより、第3ヒューズ回路31に記憶されているヒューズ情報Cd3がトランスファーゲートTG3を介してコード入力選択回路17に伝達される

[0076]

ヒューズ設定判定回路16aは、オア回路23aとインバータ回路24,25,26とノア回路27とを備える。つまり、上記第1実施形態のヒューズ設定判定回路16においては2つの信号J1,J2を入力とする2入力のオア回路23を備えていたが、ヒューズ設定判定回路16aは、そのオア回路23に代えて3つの信号J1,J2,J3を入力とする3入力のオア回路23aを備えている。ヒューズ設定判定回路16aは、第1~第3ヒューズ回路12,13,31からの判定信号J1,J2,J3と無効化用のヒューズ回路14からの無効化信号Igとに基づいて選択信号Sを生成してコード入力選択回路17に出力する。

[0077]

次に、本実施形態のDRAM30の状態遷移を図8に従って説明する。

DRAM30は、ステート210~250の状態を取る。第1~第3ヒューズ回路12,13,31の判定用ヒューズ素子Fjと無効化用ヒューズ回路14のヒューズ素子Fiとがいずれも未切断である場合(各ヒューズ回路12,13,31にヒューズ情報が記録されていない場合)、DRAM30はステート210にある。この場合、判定信号J1~J3、無効化信号Ig、リターン信号R1,R2が全てLレベルである。このとき、ヒューズ設定判定回路16aはLレベルの選択信号Sを出力するため、コード入力選択回路17において、トランスファーゲートTG11がオンし、トランスファーゲートTG12がオフする。これにより、プログラム回路11とデコード回路18とがコード入力選択回路17のトランスファーゲートTG11を介して接続される。

[0078]

従って、DRAM30がステート210にあるとき、プログラムモード信号/ PE及びアドレスコードAddをプログラム回路11に入力することによりリフ レッシュ領域の設定が可能となる。

[0079]

ここで、第1ヒューズ回路12において、ヒューズ情報を記憶すべくヒューズ 素子Fc1~Fc3のいずれかが切断され、判定用のヒューズ素子Fjが切断された場合には、DRAM30はステート210からステート220に移行する。

[0080]

DRAM30がステート220にあるときは、判定信号J1はHレベルであり、判定信号J2, J3、無効化信号Ig、リターン信号R1, R2はLレベルである。この場合、優先順位設定回路32は、Lレベルの選択信号S1を出力し、Hレベルの選択信号S2, S3を出力する。また、ヒューズ設定判定回路16aは、Hレベルの選択信号Sを出力する。これら選択信号により、ヒューズ情報選択回路15aにおいてトランスファーゲートTG1がオンし、コード入力選択回路17においてトランスファーゲートTG12がオンする。

[0081]

従って、DRAM30がステート220にあるとき、第1ヒューズ回路12の ヒューズ情報Cd1がヒューズ情報選択回路15a及びコード入力選択回路17 を介してデコード回路18に入力されることにより、該ヒューズ情報Cd1に応 じたリフレッシュ領域が設定される。

[0082]

DRAM30がステート210またはステート220にあるとき、第2ヒューズ回路13において、ヒューズ情報を記憶すべくヒューズ素子Fc1~Fc3のいずれかが切断され、判定用のヒューズ素子Fjが切断された場合には、DRAM30はステート230に移行する。

[0083]

DRAM30がステート230にあるときは、判定信号J2はHレベルであり、判定信号J3、無効化信号Ig、リターン信号R1,R2はLレベルである。この場合、優先順位設定回路32は、Lレベルの選択信号S2を出力し、Hレベルの選択信号S1,S3を出力する。また、ヒューズ設定判定回路16aは、Hレベルの選択信号Sを出力する。これら選択信号により、ヒューズ情報選択回路15aにおいてトランスファーゲートTG2がオンし、コード入力選択回路17

においてトランスファーゲートTG12がオンする。

[0084]

従って、DRAM30がステート230にあるとき、第2ヒューズ回路13の ヒューズ情報Cd2がヒューズ情報選択回路15a及びコード入力選択回路17 を介してデコード回路18に入力されることにより、該ヒューズ情報Cd2に応 じたリフレッシュ領域が設定される。

[0085]

DRAM30がステート210~230のいずれかの状態にあるとき、第3ヒューズ回路31において、ヒューズ情報を記憶すべくヒューズ素子Fc1~Fc3のいずれかが切断され、判定用のヒューズ素子Fjが切断された場合には、DRAM30はステート240に移行する。

[0086]

DRAM30がステート240にあるときは、判定信号J3はHレベルであり、無効化信号Ig、リターン信号R1,R2はLレベルである。この場合、優先順位設定回路32は、Lレベルの選択信号S3を出力し、Hレベルの選択信号S1,S2を出力する。また、ヒューズ設定判定回路16aは、Hレベルの選択信号Sを出力する。これら判定信号により、ヒューズ情報選択回路15aにおいてトランスファーゲートTG3がオンし、コード入力選択回路17においてトランスファーゲートTG12がオンする。

[0087]

従って、DRAM30がステート240にあるとき、第3ヒューズ回路31の ヒューズ情報Cd3がヒューズ情報選択回路15a及びコード入力選択回路17 を介してデコード回路18に入力されることにより、該ヒューズ情報Cd3に応 じたリフレッシュ領域が設定される。

[0088]

また、DRAM30がステート240にあるとき、無効化用のヒューズ回路14aにおける第2ヒューズ素子Fr2が切断された場合、DRAM30はステート230に戻る。この場合、優先順位設定回路32は、Hレベルの第2リターン信号R2が入力されることにより、Lレベルの選択信号S2を出力し、Hレベル

の選択信号S1, S3を出力する。これにより、ヒューズ情報選択回路15aにおいてトランスファーゲートTG2がオンするため、第2ヒューズ回路13のヒューズ情報Cd2に応じたリフレッシュ領域が設定される。

[0089]

さらに、DRAM30がステート240または230にあるとき、無効化用のヒューズ回路14aにおける第1ヒューズ素子Fr1が切断された場合、DRAM30はステート220に戻る。この場合、優先順位設定回路32は、Hレベルの第1リターン信号R1が入力されることにより、Lレベルの選択信号S1を出力し、Hレベルの選択信号S2、S3を出力する。これにより、ヒューズ情報選択回路15aにおいてトランスファーゲートTG1がオンするため、第1ヒューズ回路12のヒューズ情報Cd1に応じたリフレッシュ領域が設定される。

[0090]

DRAM30がステート220~240のいずれかにあるとき、無効化用ヒューズ回路14のヒューズ素子Fiが切断された場合には、DRAM30はステート250に移行する。DRAM30がステート250にあるときは、ヒューズ設定判定回路16はLレベルの選択信号Sを出力するため、コード入力選択回路17において、トランスファーゲートTG11がオンし、トランスファーゲートTG12がオフする。これにより、プログラム回路11とデコード回路18とがコード入力選択回路17のトランスファーゲートTG11を介して接続される。従って、プログラムモード信号/PE、アドレスコードAddをプログラム回路11に入力することによりリフレッシュ領域の設定が可能となる。またステート250では、第1~第3ヒューズ回路12,13,31のヒューズ情報Cd1,Cd2,Cd3によるリフレッシュ領域の設定は不可能となる。

[0091]

以上記述したように、上記実施形態によれば、下記の効果を奏する。

(1) DRAM30は、第1~第3ヒューズ回路12,13,31を備え、ヒューズ情報Cd1,Cd2,Cd3によるモード設定(リフレッシュ領域の設定)を3回行うことができる。具体的に、DRAM30において、各ヒューズ回路12,13,31のヒューズ情報Cd1,Cd2,Cd3は、Cd1<Cd2<

Cd3の順に優先順位が設定されている。そのため、DRAM30は、第1ヒューズ回路12のヒューズ情報によりモードの設定をした後において、第2ヒューズ回路13のヒューズ素子Fj, Fc1~Fc3を切断することにより、ヒューズ情報Cd2に応じたモードの再設定をすることができる。さらに、DRAM30は、第3ヒューズ回路31のヒューズ素子Fj, Fc1~Fc3を切断することにより、ヒューズ情報Cd3に応じたモードの再設定をすることができる。

[0092]

(2)無効化用のヒューズ回路14におけるリターン用のヒューズ素子Fr1,Fr2を切断することにより、各ヒューズ回路12,13,31のヒューズ情報の優先順位が変更される。具体的には、第3ヒューズ回路31のヒューズ情報 C d 3に応じたモードが設定されている状態にて、ヒューズ素子Fr2を切断することにより、第2ヒューズ回路13のヒューズ情報C d 2に応じたモードに戻すことができる。さらに、第2又は第3ヒューズ回路13,31のヒューズ情報 C d 2,C d 3に応じたモードが設定されている状態にて、ヒューズ素子Fr1を切断することにより、第1ヒューズ回路12のヒューズ情報C d 1に応じたモードに戻すことができる。

[0093]

(3)第1~第3ヒューズ回路12,13,31のいずれかのヒューズ情報によりモードが設定されている状態で、無効化用ヒューズ回路14aのヒューズ素子Fiを切断すれば、ヒューズ情報によるモードの設定を解除することができる。またこの状態では、プログラムモード信号/PE、アドレスコードAddを入力することにより、所望のリフレッシュ領域を設定することができる。

[0094]

上記各実施の形態は、次に示すように変更することもできる。

上記各実施形態では、データを記憶するためのメモリコア19 a を備えたDR AM10,30に具体化したが、これに限定されるものではなく、メモリコア19 a を備えない半導体装置に適用してもよい。つまり、複数種類の動作仕様(モード)を備え、ヒューズ回路に記憶したヒューズ情報でそのモードを設定する半導体装置に具体化するものであればよい。

[0095]

・第1実施形態のDRAM10ではモード設定用の第1及び第2ヒューズ回路 12,13を備え、第2実施形態のDRAM30ではモード設定用の第1~第3 ヒューズ回路12,13,31を備えるものであったが、これに限定されるもの ではなく、モード設定用ヒューズ回路の個数を4個以上にしてもよい。

[0096]

また、各ヒューズ回路 12, 13, 31 におけるコード記憶用のヒューズ素子 $Fc1\sim Fc3$ の個数は、設定モードの数に応じて適宜変更することができる。

さらに、各ヒューズ回路12,13,31は、コード記憶用のヒューズ素子F c1~Fc3に加えて判定用のヒューズ素子Fjを備えるものであったが、これに限定されるものではなく、判定用のヒューズ素子Fjを省略してもよい。なおこの場合には、ヒューズ素子Fc1~Fc3の切断状態に応じて判定信号J1,J2,J3を出力するよう構成する。

[0097]

・上記各実施形態では、無効化用ヒューズ素子Fiが切断された場合、外部から入力されるプログラムモード信号/PE及びアドレスコードAddによりリフレッシュ領域の再設定を行うようにしたが、これに限定されるものではない。例えば、無効化用ヒューズ素子Fiが切断された場合、初期状態として予め決められている所定のモードに戻るよう構成してもよい。

[0098]

以上の様々な実施の形態をまとめると、以下のようになる。

(付記1)複数のモードを有し、各モードに従い動作する半導体装置において、 前記モードを設定する設定情報を記憶するための回路であって、該設定情報と その記憶の有無を示す判定信号とを出力するモード設定用の複数のヒューズ回路 と、

前記複数のヒューズ回路からの判定信号に基づき設定される優先順位に応じた ヒューズ回路の設定情報を選択的に出力するヒューズ情報選択回路と、

前記設定情報を無効化するための無効化信号を出力する無効化用のヒューズ回 路と を備え、前記無効化信号に基づいて、前記ヒューズ情報選択回路から出力される 設定情報を無効とするようにしたことを特徴とする半導体装置。

(付記2)複数のモードを有し、各モードに従い動作する半導体装置において、 前記モードを設定する設定情報を記憶するための回路であって、該設定情報と その記憶の有無を示す判定信号とを出力するモード設定用の複数のヒューズ回路 と、

前記複数のヒューズ回路からの判定信号に基づいて、前記各ヒューズ回路の設 定情報の優先順位を設定するための選択信号を出力する優先順位設定回路と、

前記優先順位設定回路からの選択信号に基づいて、前記優先順位に応じたヒューズ回路の設定情報を選択的に出力するヒューズ情報選択回路と、

前記設定情報を無効化するための無効化信号と、前記優先順位を変更するための変更信号とを出力する無効化用のヒューズ回路と

を備え、前記変更信号に基づいて、前記ヒューズ情報選択回路から出力される設定情報を変更し、前記無効化信号に基づいて、前記ヒューズ情報選択回路から出力される設定情報を無効とするようにしたことを特徴とする半導体装置。

(付記3)前記無効化信号に基づいて、前記設定情報に応じたモード設定を無効とし、外部から入力されるモード設定信号に応じたモード設定を有効とするよう制御される切り替え回路と

を備えたことを特徴とする付記1又は2に記載の半導体装置。

(付記4)前記モード設定用の各ヒューズ回路は、前記設定情報を記憶するための設定用ヒューズ素子と、前記設定用ヒューズ素子が切断されているか否かを判定するための判定用ヒューズ素子とを備えることを特徴とする付記1又は2に記載の半導体装置。

(付記5)前記判定用ヒューズ素子の切断状態に応じて前記モード設定用の各ヒューズ回路から出力される判定信号と、前記無効化用のヒューズ回路から出力される無効化信号とが入力され、前記判定信号及び無効化信号に基づいて選択信号を出力するヒューズ設定判定回路と、

前記ヒューズ設定判定回路からの選択信号により、前記設定情報に応じたモード設定を無効とし、外部から入力されるモード設定信号に応じたモード設定を有

効とするよう制御される切り替え回路とを備えることを特徴とする付記4に記載 の半導体装置。

(付記6) データを記憶するためのメモリコアを備え、該メモリコアについて部 分的にリフレッシュを行うパーシャルリフレッシュを実施するものであり、

前記設定情報は、パーシャルリフレッシュにおける容量を確定する情報を含む ことを特徴とする付記1又は2に記載の半導体装置。

(付記7) データを記憶するためのメモリコアを備え、該メモリコアについて部分的にリフレッシュを行うパーシャルリフレッシュを実施するものであり、

前記設定情報は、パーシャルリフレッシュにおけるアドレス領域を確定する情報を含むことを特徴とする付記1又は2に記載の半導体装置。

(付記8)前記無効化用のヒューズ回路は、無効化用ヒューズ素子と、変更用ヒューズ素子とを備え、前記無効化用ヒューズ素子の切断状態に応じて前記無効化信号を出力し、前記変更用ヒューズ素子の切断状態に応じて前記変更信号を出力することを特徴とする付記2記載の半導体装置。

(付記9)前記モード設定用の各ヒューズ回路は、それぞれ同じ個数のヒューズ 素子を備えることを特徴とする付記1または2に記載の半導体装置。

(付記10)前記モード設定用の各ヒューズ回路におけるヒューズ素子の個数は、無効化用のヒューズ回路におけるヒューズ素子よりも多いことを特徴とする付記1または2に記載の半導体装置。

(付記11) 前記外部から入力されるモード設定信号は、専用の処理サイクルでのプログラム動作により生成されることを特徴とする付記3に記載の半導体装置

(付記12) ヒューズ素子を切断することによりモードの設定情報を記憶するモード設定用の複数のヒューズ回路と、当該各ヒューズ回路の設定情報を無効化する無効化用のヒューズ回路とを備えた半導体装置の制御方法であって、

前記モード設定用の各ヒューズ回路におけるヒューズ素子が未切断である状態 において、外部入力によるモード設定信号に応じたモード設定を有効とするステップと、

前記モード設定用の第1ヒューズ回路におけるヒューズ素子が切断された状態

において、前記外部入力によるモード設定信号に応じたモード設定を無効とし、 前記第1ヒューズ回路でのヒューズ素子の切断による設定情報に応じたモード設 定を有効とするステップと、

前記モード設定用の第2ヒューズ回路におけるヒューズ素子が切断された状態において、前記第1ヒューズ回路の設定情報に応じたモード設定を無効とし、前記第2ヒューズ回路でのヒューズ素子の切断による設定情報に応じたモード設定を有効とするステップと、

前記無効化用のヒューズ回路におけるヒューズ素子が切断された状態において、前記第1または第2ヒューズ回路の設定情報に応じたモード設定を無効とし、前記外部入力によるモード設定信号に応じたモード設定を有効とするステップとを備えたことを特徴とする半導体装置の制御方法。

(付記13) ヒューズ素子を切断することによりモードの設定情報を記憶するモード設定用の複数のヒューズ回路と、当該各ヒューズ回路の設定情報を無効化する無効化用のヒューズ回路とを備えた半導体装置の制御方法であって、

前記モード設定用の各ヒューズ回路におけるヒューズ素子が未切断である状態 において、外部入力によるモード設定信号に応じたモード設定を有効とするステップと、

前記モード設定用の第1ヒューズ回路におけるヒューズ素子が切断された状態 において、前記外部入力によるモード設定信号に応じたモード設定を無効とし、 前記第1ヒューズ回路でのヒューズ素子の切断による設定情報に応じたモード設 定を有効とするステップと、

前記モード設定用の第2ヒューズ回路におけるヒューズ素子が切断された状態において、前記第1ヒューズ回路の設定情報に応じたモード設定を無効とし、前記第2ヒューズ回路でのヒューズ素子の切断による設定情報に応じたモード設定を有効とするステップと、

前記モード設定用の第3ヒューズ回路におけるヒューズ素子が切断された状態において、前記第1または第2ヒューズ回路の設定情報に応じたモード設定を無効とし、前記第3ヒューズ回路でのヒューズ素子の切断による設定情報に応じたモード設定を有効とするステップと

を備え、

前記第2ヒューズ回路の設定情報に応じたモード設定を有効とするステップも しくは第3ヒューズ回路の設定情報に応じたモード設定を有効とするステップに おいて、前記無効化用のヒューズ回路におけるヒューズ素子が切断されたとき、 前記モード設定用の各ヒューズ回路のうちで有効とする設定情報を変更すること を特徴とする半導体装置の制御方法。

(付記14)前記モード設定の各ヒューズ回路は、前記設定情報を記憶するための複数の設定用ヒューズ素子と、前記複数の設定用ヒューズ素子が切断されているか否かを判定するための判定用ヒューズ素子と備え、前記モード設定用の各ヒューズ回路における判定用ヒューズ素子の切断状態に基づいて、各ヒューズ回路における設定情報の優先順位を確定するようにしたことを特徴とする付記12又は13に記載の半導体装置の制御方法。

(付記15)前記無効化用のヒューズ回路は、前記優先順位の変更をするための ヒューズ素子を備え、該ヒューズ素子が切断された場合に前記優先順位を変更す ることを特徴とする付記14に記載の半導体装置の制御方法。

(付記16)前記無効化用のヒューズ回路は、前記優先順位の変更をするためのヒューズ素子に加えて、前記設定情報を無効化するためのヒューズ素子を含み、該無効化するためのヒューズ素子が切断された場合に前記各ヒューズ回路の設定情報に応じたモード設定を無効とし、前記外部入力によるモード設定信号に応じたモード設定を有効とすることを特徴とする付記15に記載の半導体装置の制御方法。

[0099]

【発明の効果】

以上詳述したように、本発明によれば、ヒューズ回路の設定情報によりモード の設定をした後においても、モードの再設定を行うことができる。

【図面の簡単な説明】

- 【図1】 第1実施形態の原理説明図である。
- 【図2】 第1実施形態の具体的構成を示す回路図である。
- 【図3】 プログラム回路の動作波形図である。

特2002-231647

- 【図4】 アドレスコードとリフレッシュ領域との関係を示す説明図である
- 【図5】 ヒューズ素子の切断状態とリフレッシュ領域との関係を示す説明 図である。
 - 【図6】 第1実施形態の状態遷移図である。
 - 【図7】 第2実施形態の具体的構成を示す回路図である。
 - 【図8】 第2実施形態の状態遷移図である。
 - 【図9】 第1従来例のDRAMを示すブロック図である。
 - 【図10】 第2従来例のDRAMを示すブロック図である。


【符号の説明】

- 10,30 半導体装置としてのDRAM
- 12 第1ヒューズ回路
- 13 第2ヒューズ回路
- 14 無効化用のヒューズ回路
- 15, 15a ヒューズ情報選択回路
- 16,16a ヒューズ設定判定回路
- 17 切り替え回路としてのコード入力選択回路
- 31 第3ヒューズ回路
- 32 優先順位設定回路
- A1~A3 モード設定信号としてのアドレス信号
- Cd1~Cd2 設定情報としてのコード
- Fcl~Fc3 設定用ヒューズ素子
- Fi 無効化用ヒューズ素子
- Fj 判定用ヒューズ素子
- Frl, Fr2 リターン用ヒューズ素子
- Ig 無効化信号
- J1~J3 判定信号
- R1, R2 変更信号としてのリターン信号
- S, S1~S3 選択信号

【書類名】 図面


【図1】

第1実施形態の原理説明図




【図2】

第1実施形態の具体的構成を示す回路図



【図3】

プログラム回路の動作波形図



【図4】

アドレスコードとリフレッシュ領域との関係を示す説明図

A1	A2	АЗ	リフレッシュ領域
Н	L	L	32m上位アドレス
L	I	L	16m上位アドレス
Н	L	Н	32m下位アドレス
L	I	Н	16m下位アドレス


【図5】

ヒューズ素子の切断状態とリフレッシュ領域との関係を示す説明図

	Fuse	リフレッシュ領域	
Fc1	Fc2	Fc3	コノレッノュ鉄場
切断	未切断	未切断	32m上位アドレス
未切断	切断	未切断	16m上位アドレス
切断	未切断	切断	32m下位アドレス
未切断	切断	切断	16m下位アドレス


【図6】

第1実施形態の状態遷移図




【図7】

第2実施形態の具体的構成を示す回路図




【図8】

第2実施形態の状態遷移図




【図9】

第1従来例のDRAMを示すプロック図



【図10】

第2従来例のDRAMを示すプロック図



【書類名】 要約書

【要約】

【課題】ヒューズ回路の設定情報によりモードの設定をした後においてもモード の再設定を行うことができる半導体装置を提供すること。

【解決手段】半導体装置10は、モード設定用の第1及び第2ヒューズ回路12 , 13、無効化用のヒューズ回路14、ヒューズ情報選択回路15、ヒューズ設 定判定回路16、コード入力選択回路17等を備える。各ヒューズ回路12,1 3はモードを設定するための設定情報を記憶し、無効化用のヒューズ回路14は その設定情報を無効化するための無効化信号を出力する。ヒューズ情報選択回路 15は、各ヒューズ回路12,13からの信号に基づいて優先順位を確定し、該 優先順位に応じた設定情報を選択的に出力する。ヒューズ設定判定回路16は、 各ヒューズ回路12,13,14の出力信号に基づいてデコード回路18に伝達 するコードを切り替えるようコード入力選択回路17を制御する。

【選択図】 図1

出願人履歷情報

識別番号

[000005223]

1. 変更年月日 1996年 3月26日 [変更理由] 住所変更

住 所 神奈川県川崎市中原区上小田中4丁目1番1号

氏 名

富士通株式会社